UkrReferat.com
найбільша колекція україномовних рефератів

Всього в базі: 75843
останнє поновлення: 2016-12-04
за 7 днів додано 10

Реферати на українській
Реферати на російській
Українські підручники

$ Робота на замовлення
Реклама на сайті
Зворотній зв'язок

 

ПОШУК:   

реферати, курсові, дипломні:

Українські рефератиРусские рефератыКниги
НазваМікропроцесор Z-80 (курсова)
Автор
РозділІнформатика, компютерні науки
ФорматWord Doc
Тип документуКурсова
Продивилось3398
Скачало648
Опис
ЗАКАЧКА
Замовити оригінальну роботу

Курсова робота

 

З дисципліни:

 

Мікропроцесорні системи

 

На тему:

 

Мікропроцесор Z-80

 

Архитектура микропроцессора Z-80

 

Архитектура микропроцессора Z-80 фирмы ZILOG основывается на

архитектурных принципах микропроцессора 8080 и позволяет выполнять все

78 команд этого микропроцессора, а также 80 дополнительных команд. Всего

микропроцессор Z-80 имеет 696 кодов операций (в отличие от 244 кодов

микропроцессора 8080).

 

К числу особенностей микропроцессора Z-80 относятся: использование для

питания лишь одного источника напряжением “+5В”, наличие однофазного

внешнего синхрогенератора, 17 внутренних регистров и встроенная схема

регенерации ОЗУ.

 

НАЗНАЧЕНИЕ ВЫВОДОВ.

 

Микропроцессор Z-80 - это микросхема с 40 выводами, пронумерованными от

1 до 40. Рассмотрим функции выводов.

 

Вывод 11 напряжение питания +5в. Вывод 29- общий. Вывод 06- тактовый

вход. В SPECTRUMe используется тактовая частота 3.5 Мгц. Вывод 07-10,

12-15- информационная шина. Вывод 1-5,30-40- адресная шина.

 

Оставшиеся 13 выводов присоединены к линиям, которые несут управляющие

сигналы. Вывод 21- линия считывания RD. Эта линия становится активной,

когда байт информации должен быть считан из памяти или порта. Вывод 22-

линия записи WR. Эта линия активна, когда байт информации должен быть

записан в память или в порт. Вывод 19- запрос памяти MREQ. Эта линия

активна в тех случаях, когда требуется обращение к памяти.

 

Байт информации считывается из памяти в соответствии с адресом,

помещенным на адресной шине. Далее, в соответствии с откликом на сигналы

RD и MREQ, байт информации поступает на информационную шину, с которой

эта информация в дальнейшем считывается микропроцессором. Для записи

байта данных в память микропроцессор помещает требуемые адреса на

адресную шину и требуемую информацию на шину данных. Сигналы MREQ и WR

активизируются, и байт данных записывается в память.

 

Вывод 28- линия регенерации RFSH. Она используется для регенерации

динамической памяти. Частично используется для формирования TV

сканирующих сигналов. Вывод 27- активизируется при выполнении машинного

цикла М1 и показывает, что проходящий машинный цикл обработки команды

находится в состоянии “ввода кода операции” при выполнении некоторой

команды. Сигнал М1 при выполнении двухбайтовой команды формируется при

вызове каждого байта кода операции. Сигнал M1 появляется вместе с

сигналом IORQ в цикле приема прерывания. Выборка инструкции требует,

чтобы все три сигнала MI, MREQ и RD были активизированы. В то же время

выборка байта данных из ячейки памяти требует, чтобы только MREQ и RD

были активизированы. Время необходимое для выборки инструкции - 1.14мкс,

что составляет 4 такта. Вывод 20- линия выход lORQ. Эта линия активна

при выполнении команд IN или OUT. Вывод 18- останов HALT. Линия

активизируется при выполнении команды HALT. Вывод 25- линия запроса

BUSRQ. Z-80 позволяет внешним устройствам использовать адресную и

информационную шину в режиме пропуска цикла. Запрос микропроцессору

пропустить следующий цикл выполняется внешними устройствами путем

-----> Page:

0 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12]

ЗАМОВИТИ ОРИГІНАЛЬНУ РОБОТУ