UkrReferat.com
найбільша колекція україномовних рефератів

Всього в базі: 75838
останнє поновлення: 2016-12-03
за 7 днів додано 10

Реферати на українській
Реферати на російській
Українські підручники

$ Робота на замовлення
Реклама на сайті
Зворотній зв'язок

 

ПОШУК:   

реферати, курсові, дипломні:

Українські рефератиРусские рефератыКниги
НазваМікропроцесори (контрольна)
Авторdimich
РозділІнформатика, компютерні науки
ФорматWord Doc
Тип документуКонтрольна
Продивилось3584
Скачало1262
Опис
ЗАКАЧКА
Замовити оригінальну роботу

КОНТРОЛЬНА РОБОТА

 

з предмету: “Комп’ютерні науки”

 

Мікропроцесори.

 

Приклад організації циклічного виконання операцій.

 

Розрахувати цифровий пристрій, призначений для виконання операції

множення двох 4-х розрядних слів. Множиме В=1101. Множник А=1011.

 

В 1101 множиме

 

А 1011 множник

 

1101 частковий добуток 1

 

1101 частковий добуток 2

 

100111 частковий добуток 3

 

1101 частковий добуток 4

 

10001111 добуток

 

 

Мал. 1.

 

Як виплива з мал.1 операція множення полягає в послідовному виконанні

двох простих операцій – знаходження суми двох слів і зсув вправо

часткового добутку, або вліво множимого на один розряд. Звідси виплива,

що для побудови пристрою, що виконуватиме вказану операцію, необхідно

мати такі цифрові елементи:

 

послідовний регістр;

 

суматор;

 

паралельні регістри для запам’ятовування даних;

 

пристрій для управління.

 

На мал. 2 представлений можливий взаємозв’язок між елементами, які

утворюють схему.

 

Множиме записується в регістр В з відкритими виходами, які

підключаються до входів слова В у суматорі.

 

Множник А записується в старші розряди послідовного регістру, а

виходи суматора підключаються до молодших розрядів.

 

Чотири молодші розряди виходу послідовного регістру з’єднані з

входами слова В у суматорі.

 

Блок керування ( БК ) має два входи та два виходи.

 

Вхід синхронізації Т від зовнішнього тактового годинника організує

частоту виконання операцій. Вхід D з виходу D7 старшого розряду

послідовного регістру призначений для організації знаходження суми.

Виходи БК V та С призначені відповідно для виконання операцій

знаходження суми та операції зсуву інформації на 1 розряд в послідовному

регістрі. Виконаня операції перемноження відбувається в наступній

послідовності.

 

 

 

A

 

 

V

 

C

 

D

 

 

T

 

Мал. 2.

 

При наявності першого сигналу Т повинна виконуватись операція

знаходження суми В з інформацією, що записана в молодших розрядах

послідовного регістру. На цей час там записаний нуль. При наявності

сигналу “1” в D7 послідовного регістру в ПК формується команда V –

потенційний сигнал, який дозволяє суматору SM виконати операцію і

одночасно записати результат в молодші розряди послідовного регістру.

При другому тактовому сигналі формується сигнал С, що зсуває інформацію

-----> Page:

0 [1] [2] [3] [4] [5] [6] [7] [8] [9] [10]

ЗАМОВИТИ ОРИГІНАЛЬНУ РОБОТУ